Aceleração (TI)

Na arquitetura de computador , a aceleração ( speedup em inglês) é uma medida de ganho de desempenho entre dois sistemas tratando o mesmo problema. Mais tecnicamente, é o ganho na velocidade de execução de uma tarefa executada por duas arquiteturas semelhantes com recursos diferentes. A noção de aceleração foi estabelecida pela lei de Amdahl , que se concentrava principalmente na computação paralela . No entanto, a aceleração pode ser usada de forma mais geral para mostrar o efeito no desempenho durante qualquer melhoria de recurso.

Definições

A aceleração pode ser definida para duas quantidades diferentes: latência e taxa de transferência .

A latência de uma arquitetura é o inverso da velocidade de execução de uma tarefa:

{\ displaystyle L = {\ frac {1} {v}} = {\ frac {T} {C}},}

v a velocidade de execução da tarefa;
T o tempo de execução da tarefa;
C a carga de execução da tarefa.

O rendimento de uma arquitetura é a taxa de execução de uma tarefa:

{\ displaystyle D = \ rho vA = {\ frac {\ rho AC} {T}} = {\ frac {\ rho A} {L}},}

ρ é a densidade de execução (por exemplo: o número de estágios de um pipeline de instruções para uma arquitetura de pipeline);
A é a capacidade de execução (por exemplo: o número de processadores para uma arquitetura paralela).

A latência é normalmente medida em segundos por unidade de carga de execução. A taxa de transferência é normalmente medida em unidades de carga de execução por segundo. Outra unidade comum de taxa de transferência é a instrução por ciclo (IPC). Seu inverso, o ciclo por instrução (CPI), é outra unidade comum de latência.

A aceleração é adimensional e definida de forma diferente para os dois tipos de grandezas de modo a ser uma medida consistente.

Aceleração de latência

A aceleração da latência é definida pela seguinte fórmula:

{\ displaystyle S _ {\ text {latency}} = {\ frac {L_ {1}} {L_ {2}}} = {\ frac {T_ {1} C_ {2}} {T_ {2} C_ { 1}}},}

A latência S é a aceleração da latência da arquitetura 2 em comparação com a arquitetura 1;
L 1 é a latência da arquitetura 1;
L 2 é a latência da arquitetura 2.

A aceleração da latência pode ser prevista pela lei de Amdahl ou lei de Gustafson .

Aceleração de fluxo

A aceleração do fluxo é definida pela seguinte fórmula:

{\ displaystyle S _ {\ text {debit}} = {\ frac {D_ {2}} {D_ {1}}} = {\ frac {\ rho _ {2} A_ {2} T_ {1} C_ { 2}} {\ rho _ {1} A_ {1} T_ {2} C_ {1}}} = {\ frac {\ rho _ {2} A_ {2}} {\ rho _ {1} A_ {1 }}} S _ {\ text {latência}},}

A taxa de bits S é a aceleração da taxa de bits da arquitetura 2 em relação à arquitetura 1;
D 1 é a taxa de transferência da arquitetura 1;
D 2 é a taxa de transferência da arquitetura 2.

Eficiência

Seja S a aceleração da execução de uma tarefa es a aceleração da execução da parte da tarefa que se beneficia do aprimoramento dos recursos de uma arquitetura. Uma aceleração linear ou aceleração ideal é obtida quando S = s .

A eficiência é uma medida do uso de recursos de sistema aprimorados definidos

{\ displaystyle \ eta = {\ frac {S} {s}}.}

Seu valor é normalmente entre 0 e 1. Programas com aceleração linear e aqueles executados em um único processador têm uma eficiência de 1, enquanto muitos programas que são difíceis de paralelizar têm uma eficiência de 1 / ln ( s ) que tende para 0 quando o o número de processadores A = s aumenta.

Em engenharia, as curvas de eficiência são mais frequentemente usadas em gráficos do que curvas de aceleração, porque

todas as áreas no gráfico são usadas (enquanto com curvas de aceleração metade do gráfico é perdida);
é mais fácil ver a relevância de melhorar o sistema;
não é necessário traçar uma curva de aceleração ideal.

Em marketing, as curvas de aceleração são mais utilizadas, principalmente porque vão para a direita e, portanto, aparecem melhores para um público menos informado.

Notas e referências

Referências

Milo Martin , " Performance and Benchmarking " (acessado em 5 de junho de 2014 )
John L. Hennessy e Patterson David A. , Computer Architecture: A Quantitive Approach , Waltham, MA, Morgan Kaufmann ,2012, 46–47 p. ( ISBN 978-0-12-383872-8 )
Jean-Loup Baer , Microprocessor Architecture: From Simple Pipelines to Chip Multiprocessors , Nova York, Cambridge University Press ,2010, 10 p. ( ISBN 978-0-521-76992-1 )