Registro de deslocamento de feedback linear

Um registro de deslocamento de feedback linear , ou LFSR (acrônimo em inglês de linear feedback shift register ), é um dispositivo eletrônico ou software que produz um bit de resultado que pode ser visto como uma sequência recursiva linear no campo finito F 2 a 2 elementos (0 e 1). A noção foi generalizada para qualquer campo finito .

Produzido eletronicamente, no caso particular de uma sequência de 0s e 1s, é um registrador de deslocamento com realimentação linear, o que significa que o bit que entra é o resultado de um OU (ou XOR) exclusivo entre vários bits do registrador, operação também sendo a adição sobre o corpo finito F 2 . Esses dispositivos são simples, baratos e eficazes.

A seqüência recorrente produzida por um LFSR é necessariamente periódica a partir de um determinado posto. LFSRs são usados em criptografia para gerar sequências de números pseudo-aleatórios . A função de feedback é então escolhida de forma a obter o maior período possível.

A gama de aplicações é muito ampla: criptografia de comunicações, verificação de erros na transmissão de dados, autoteste de componentes eletrônicos, etc.

Operação

Princípio

Um LFSR é um dispositivo derivado do registrador de deslocamento do tipo SIPO, Serial In - Parallel Out, no qual um ou mais “estágios” do registrador passam por uma transformação para serem reinjetados na entrada do mesmo.

Diz-se que é de comprimento " " quando é composto de elementos chamados "estágios" ou "células", o conteúdo de todos esses elementos de uma vez " " é o estado do LFSR naquele momento. A cada pulso de clock, o conteúdo de um estágio é transferido para o próximo e o primeiro é preenchido pelo resultado de uma função linear que leva em consideração o estado de um ou mais estágios. $r$ $r$ $t$

Exemplo

LFSR de 4 bits

Relógio	Status LFSR	Saída
0	0 1 1 0
1	1 0 1 1	0
2	0 1 0 1	1
3	0 0 1 0	1
4	0 0 0 1	0
5	1 0 0 0	1
6	1 1 0 0	0
7	0 1 1 0	0

Exemplo dos estados sucessivos de um LFSR de 4 bits com uma conexão do primeiro, segundo e quarto estágios no nível da função de feedback:

no estado inicial do LFSR é ; $t = 0$ 0 1 1 0
quando o bit de entrada é definido , o estado LFSR é e o bit de saída é definido ; $t = 1$ 1 $(0 \ oplus 1 \ oplus 0)$ 1 0 1 10
quando o bit de entrada é definido , o estado LFSR é e o bit de saída é definido ; $t = 2$ 0 $(1 \ oplus 0 \ oplus 1)$ 0 1 0 11
quando o bit de entrada é definido , o estado LFSR é e o bit de saída é definido ; ${\ displaystyle t = 3}$ 0 ${\ displaystyle (0 \ oplus 1 \ oplus 1)}$ 0 0 1 01
quando o bit de entrada é definido , o estado LFSR é e o bit de saída é definido ; ${\ displaystyle t = 4}$ 0 ${\ displaystyle (0 \ oplus 0 \ oplus 0)}$ 0 0 0 10
quando o bit de entrada é definido , o estado LFSR é e o bit de saída é definido ; ${\ displaystyle t = 5}$ 1 ${\ displaystyle (0 \ oplus 0 \ oplus 1)}$ 1 0 0 01
quando o bit de entrada é definido , o estado LFSR é e o bit de saída é definido ; $t = 6$ 1 $(1 \ oplus 0 \ oplus 0)$ 1 1 0 00
quando o bit de entrada é definido , o estado do LFSR é e o bit de saída é definido . $t = 7$ 0 $(1 \ oplus 1 \ oplus 0)$ 0 1 1 00

No sétimo pulso de clock, o estado do registrador é idêntico ao seu estado inicial. O LFSR é considerado o período 7.

Modelos matemáticos

Projeto

Um LFSR é definido como segue em um campo finito ou é primo e : $\ mathbb {F} _ {p ^ n}$ $p$ $n \ ge 1$

um inteiro que é o seu tamanho; $r$
um estado inicial com elementos ativados ; $S_ {r-1} = (a_ {0}, a_ {1}, \ ldots, a_ {r-1})$ $\ mathbb {F} _ {p ^ n}$
uma função de retorno linear ; $f ()$
nós calculamos ; $a_ {r} = f (a_ {0}, a_ {1}, \ ldots, a_ {r-1})$
nós deixamos entrar e sair ; $a_ {r}$ $a_ {0}$
obtemos uma nova sequência de saída . $S_ {r} = (a_ {1}, a_ {2}, \ ldots, a_ {r})$

Definições

Um LFSR pode ser definido como um tripleto , onde F q é o corpo finito com q elementos, r é o número de células do LFSR, os coeficientes c 1 , ..., c r são elementos de F q . ${L} = {\ Bigl (} {\ mathbb {F}} _ {{q}}, r, (c _ {{1}}, c _ {{2}}, ..., c _ {{ r}}) {\ Bigr)}$

Suite gerada A sequência gerada por este LFSR é uma sequência que verifica a relação de recorrência

{\ displaystyle (a_ {n}) _ {n \ in \ mathbb {N}}}

${\ displaystyle a_ {n} = \ sum _ {i = 1} ^ {i = r} c_ {i} a_ {ni}}$ , para ou de maneira equivalente . ${\ displaystyle n \ geq r}$

$a _ {{r + n}} = \ sum _ {{j = 0}} ^ {{r-1}} c _ {{rj}} a _ {{n + j}}$

Cortar O tamanho do LFSR é o número de células r . Coeficientes de conexão os coeficientes c 1 , ..., c r são chamados de coeficientes de conexão do LFSR. Feedback ou função de feedback A função f definida por é chamada de feedback ou função de feedback do LFSR. Quando q = 2, F 2 é o campo de Booleanos ef é uma função Booleana (linear).

f (x_ {1}, x_ {2}, ..., x_ {r-1}, x_ {r}) = c_ {1} x_ {1} + c_ {2} x_ {2} + ... + c_ {r-1} x_ {r-1} + c_ {r} x_ {r}

Função geradora A função geradora da sequência gerada por um LFSR no campo F q é a série formal de F q [[ X ]] definida por

{\ displaystyle A (X) = \ sum _ {n = 0} ^ {\ infty} a_ {n} X ^ {n}}

Representações polinomiais

Polinômio de feedback Let Ser um LFSR definido pelo trio . Seu polinômio de feedback, também chamado de polinômio característico, é .

{EU}

\ Bigl (\ mathbb {F} _ {p ^ n}, r, (c_ {1}, c_ {2}, ..., c_ {r}) \ Bigr)

T (X) = 1 + \ sum_ {i = 1} ^ {r} c_ {i} X ^ {i}

Exemplo: Um LFSR terá como polinômio de feedback .

{L} = \ Bigl (\ mathbb {F} _ {2}, 7, (1, 0, 1, 1, 0, 0, 1) \ Bigr)

T (X) = 1 + X ^ {1} + X ^ {3} + X ^ {4} + X ^ {7}

Polinômio de conexão Para um LFSR definido pelo tripleto , o polinômio de conexão está em .

{L} = \ Bigl (\ mathbb {F} _ {p ^ n}, r, (c_ {1}, c_ {2}, ..., c_ {r}) \ Bigr)

q (X) = \ sum_ {i = 1} ^ {r} c_ {i} X ^ {i} - 1

\ mathbb {F} _ {p ^ n} [[X]]

Exemplo: Um LFSR terá como polinômio de conexão .

{L} = \ Bigl (\ mathbb {F} _ {2}, 7, (1, 0, 1, 1, 0, 0, 1) \ Bigr)

q (X) = X ^ 7 + X ^ 4 + X ^ 3 + X ^ 1 - 1

Periodicidade

Uma vez que o próximo valor de entrada de um LFSR depende apenas dos valores de certos estágios dele e o estado “totalmente zero” nunca gera qualquer mudança, sua sequência tem um período máximo sobre onde está o tamanho do registrador. $q ^ {r} -1$ $\ mathbb {F} _ {q}$ ${r}$

Uma sequência de um LFSR com um período em que é o tamanho do registro é chamada de " sequência m ". $\ mathbb {F} _ {q}$ $q ^ {r} -1$ ${r}$

Exemplo: Um LFSR terá um período máximo de . ${L} = \ Bigl (\ mathbb {F} _ {2}, 7, (1, 0, 1, 1, 0, 0, 1) \ Bigr)$ $2 ^ {7} -1 = 127$

Algoritmo Berlekamp-Massey

Introduzido em 1969 pelo algoritmo de James Massey , Berlekamp-Massey (in) fornece o menor possível para uma sequência de saída LFSR escolhida. É suficiente capturar bits consecutivos de uma sequência de período m para poder reconstruí-la inteiramente. ${2} {r}$ ${2} ^ {r} -1$

Descrição do algoritmo:

Entrada : os elementos de uma sequência linear recorrente definida em com fornecidos pela lista . O polinômio mínimo é de grau limite . $2n$ $\ mathbb {K}$ $n \ in \ N$ $(a_ {0}, a_ {1}, \ ldots, a_ {2n-1})$ $não$

Saída : o polinômio característico mínimo da sequência. $P (x)$

Começar

Variáveis locais

R, R_ {0}, R_ {1}, V, V_ {0}, V_ {1}, Q

são polinômios de .

x

Inicialização

R_ {0}: = x ^ {2n}; \ quad R_ {1}: = \ sum_ {i = 0} ^ {2n-1} a_ {i} x ^ {i}; \ quad V_ {0} = 0; \ quad V_ {1} = 1;

Loop, contanto que faça:

n \ leqslant deg (R1)

Q: =

quociente da divisão por

R_ {0}

R_ {1};

R: =

restante da divisão por

R_ {0}

R_ {1};

V: = V_ {0} - QV_ {1}

V_ {0}: = V_ {1}

V_ {1}: = V

R_ {0}: = R_ {1}

R_ {1} = R

Loop final

d: = max \ Bigl (deg (V_ {1}), 1 + deg (R_ {1}) \ Bigr); \ quad P: = x ^ {d} V_ {1} (1 / x);

Retornar

P: = P / \ text {leadcoeff} (P)

Fim

Modos de conexão

A representação usada até agora para representar a conexão entre as diferentes etapas do registro descreve o chamado modo "Fibonacci". Outra representação é possível, utilizando o modo denominado “Galois”.

Fibonacci

Um registro no modo Fibonacci aplica estritamente a definição de um LFSR: os conteúdos dos diferentes estágios são adicionados ou não entre si, o resultado dessa adição é então colocado no estágio de entrada do registro e todos os estágios passam por uma mudança em direção a saída.

Galois

No chamado modo de Galois, o conteúdo do estágio de saída é adicionado ou não ao conteúdo dos estágios do registro, então todos os estágios passam por uma mudança em direção à saída e o conteúdo do estágio de saída é reinjetado no estágio de Entrada.

No nível do hardware, os LFSRs são frequentemente implementados usando este modo porque é mais rápido e tem menos latência do que o modo Fibonacci, uma vez que os estágios são atualizados simultaneamente.

Formulários

Os LFSRs existem em duas formas: hardware e software, mas é acima de tudo a primeira configuração usada porque é simples de implementar (hardware barato associado a um algoritmo de processamento simples).

O uso desta tecnologia pode ser encontrado nas seguintes áreas:

Gerador de números pseudo-aleatórios ;
Algoritmos de criptografia de dados ( criptografia , esteganografia );
Detecção de erros e correção de dados ;
Auto-verificação de circuitos eletrônicos ;
Processamento digital de sinais ;
Contadores baseados em LFSRs ;
Outros usos de LFSRs (videogames, radar, etc.) .

Geração de números pseudo-aleatórios

Tem havido muitas publicações sobre a geração de números pseudo-aleatórios pelos registros de deslocamento e de alguns estudos de registros de feedback não linear (in) , a maioria dos autores usa feedback linear.

Um problema fundamental em criptologia é a produção de cadeias de bits "tão aleatórias quanto possível". Um exemplo óbvio é a geração de chaves de criptografia ( simétricas ou assimétricas ).

Na verdade, esse problema se divide em duas partes:

A geração de bits por processos físicos, no caso de um computador, medidas relacionadas à atividade da máquina (temperaturas internas, movimento do mouse, etc.)
A expansão de uma curta sequência aleatória de bits em uma sequência possivelmente muito maior; No último caso, falamos de uma sequência pseudo-aleatória .

Criptografia de dados

Criptografia

Geradores pseudoaleatórios baseados em LFSR são usados em cifras de fluxo que encontramos sob o termo inglês cipher stream , eles constituem com cifras de bloco as 2 grandes categorias modernas de criptografia simétrica de criptografia.

LFSRs são os componentes básicos de muitos geradores de criptografia.

As razões pelas quais os LFSRs são usados em um grande número de geradores de fluxo são as seguintes:

LFSRs são adequados para uma configuração de hardware;
Eles podem produzir grandes períodos de sequências binárias;
As sequências produzidas têm boas propriedades estatísticas;
Devido à sua natureza, podem ser facilmente analisados por meio de modelos matemáticos.

No entanto, o uso de LFSRs em suas configurações iniciais rapidamente se tornou vulnerável a ataques matemáticos (demonstrado pelo algoritmo de Berlekamp-Massey ).

Para não ser vulnerável, um sistema de computador deve estar seguro contra ataques conhecidos e referenciados, razão pela qual um LFSR nunca deve ser usado sozinho como um gerador de fluxo de chave.

No entanto, os LFSRs ainda são usados por causa de seus custos de implementação muito baixos.

Três métodos podem ser usados para contornar o efeito das propriedades de linearidade dos LFSRs:

Associe uma função não linear com as saídas de vários LFSRs;
Use uma função de filtragem não linear baseada no conteúdo de um único LFSR;
Use vários LFSRs em paralelo ou um relógio externo que pode vir de outro LFSR.

As propriedades esperadas de um gerador de fluxo de criptografia são:

Um ótimo período;
Grande complexidade linear;
Boas propriedades estatísticas.

Exemplos de algoritmos criptográficos usando LFSRs:

Codificação / decodificação de transmissões de telefones celulares
A5 / 1 : criptografia de comunicações GSM , usa 3 LFSRs de 19, 22 e 23 bits (64 bits no total);
Codificação Bluetooth
E0 : protocolo de codificação Bluetooth usando quatro LFSRs de 25, 31, 33 e 39 bits (128 bits no total).

Esteganografia

A esteganografia é a técnica que permite ocultar informações, na maioria das vezes um texto em imagens, um dos métodos é substituir o bit menos significativo de cada pixel que forma a imagem por outro bit de informação.

Sequências pseudo-aleatórias baseadas em LFSRs são um dos métodos de criptografia de informações.

Incorporados em circuitos lógicos programáveis , como FPGAs , eles respondem a uma necessidade crescente de ocultar informações.

Detecção de erros e correção de dados

Vários tipos de CRC dependendo da aplicação

Aplicativo	Modelo	tamanho LFSR
CRC	CRC-12	12
	CRC-16	16
Rede ATM	CRC-32	32

Este mecanismo, denominado controlo de redundância cíclica e que encontramos sob o nome de CRC, é um dispositivo de controlo de erros durante as transmissões de dados brutos no domínio da rede, armazenamento digital ou mesmo na compressão de dados.

Os componentes de hardware do LFSR são uma das maneiras fáceis e baratas de gerar sequências pseudo-aleatórias usadas por esses métodos.

Auto-verificação de circuitos eletrônicos

O teste de circuitos eletrônicos foi problemático por um longo tempo porque as soluções existentes, fornecendo tempos de resposta corretos, eram frequentemente muito caras. O custo não é o único problema, o dispositivo também deve ser capaz de responder a 2 problemas:

Tempo: O mecanismo não deve consumir muito tempo para gerar a amostra de teste em detrimento da eficiência do componente;
Volume de dados: O tamanho da amostra pode se tornar tão grande que o teste não é mais eficaz.

A tecnologia BIST é um método de teste de componentes eletrônicos que depende de vários mecanismos:

Técnica de paridade;
Técnica de contagem;
LFSRs.

Testes aleatórios em uma parte do componente supõe ser capaz de atuar sobre uma amostragem dos dados do componente.

Processamento de sinal digital

É o estudo do processamento do sinal digitalizado tal como filtragem ou compressão, é assegurado por um processador de sinal digital que se encontra indicado neste campo por DSP. Essas operações seriam difíceis de realizar diretamente nos dados binários na memória sem um algoritmo de compactação / descompressão.

LFSRs são freqüentemente usados para esta tarefa porque são eficientes no processamento de grande quantidade de dados binários e têm baixo custo de implementação em suas formas de hardware.

Contadores baseados em LFSRs

Os contadores binários (in) são componentes comumente usados em equipamentos que requerem contagem, por exemplo, relógios digitais e cronômetros.

Um LFSR é um tipo especial de contador que gera uma seqüência pseudo-aleatória, ele pode ser usado como um substituto para contadores binários tradicionais.

Exemplos de uso:

Contadores para cima / para baixo com incremento ou decremento;
- Contadores decrescentes - começa em w / 111;
- Use uma porta 'XOR' para feedback;
- A inicialização não deve ser feita apenas com zeros.
'Contadores ascendentes' começa em w / 000.

Usando XNOR

Benefícios	Desvantagens
Requer pouca lógica para configurar; Contadores com grandes valores permanecem eficazes; Não há necessidade de um grande número de portas lógicas; Eles são muito rápidos. Os erros são normalmente detectáveis com um cronômetro 2 * n.	É necessário inicializar o registro para ter um estado válido; Alguns aplicativos precisam de uma seqüência binária; Não é uma maneira fácil de prever a sequência de contagem.

Outros usos de LFSRs

A indústria de videogames utilizou o LFSR através de um componente que é o SN76489 , portanto, pudemos adicionar som a alguns consoles de videogame graças a este circuito eletrônico.

Notas e referências

Notas

GSM para Sistema Global de Comunicações Móveis , historicamente Groupe Spécial Mobile
FPGA para Matriz de Portas Programáveis em Campo
ATM para modo de transferência assíncrona
CRC para verificação de redundância cíclica
BIST para autoteste integrado
DSP para processador de sinal digital

Referências

Klein 2013 , p. 17
Cagigal 1986 , p. 191
Ahmad 2003 , p. 2
Marjane 2011 , p. 80-81
Marjane 2011 , p. 81
Klein 2013 , p. 19
Marjane 2011 , p. 83
Ahmad 2003 , p. 3
Klein 2013 , p. 18
Moon 2005 , p. 154
Reeds 1985 , p. 505
Marjane 2011 , p. 14
Ben Atti 2006 , p. 76
Lauradoux 2007 , p. 2
Goresky 2002 , p. 2827
Goresky 2002 , p. 2828
Joux 2006 , p. 437
Marjane 2011 , p. 152
Bresson 2011 , p. 11
Menezes 1996 , p. 191
Menezes 1996 , p. 195
Menezes 1996 , p. 204
Chambers 1988 , p. 17
Klein 2013 , p. 126
Gamil 2002 , p. 239
Sundararaman 2011 , p. 24
PATEL 1971 , p. 11
McCluskey 1985 , p. 21
McCluskey 1985 , p. 25
Breuer 1988 , p. 933
Lauradoux 2007 , p. 1
Ajane 2011 , p. 1
Chen 2010 , p. 3
Chen 2010 , p. 8
[[# A53 |]], p. 1

Bibliografia

Manuais e cursos

(pt) Andreas Klein , Stream Ciphers ,20 de abril de 2013( DOI 10.1007 / 978-1-4471-5079-4 ) , “Linear Feedback Shift Registers” , p. 17-58
(pt) Rudolf Lidl e Harald Niederreiter , Finite Fields , Cambridge University Press ,1997, 2 nd ed. , 755 p. ( ISBN 978-0-521-39231-0 , leia online )
(en) A. Menezes e P. van Oorschot , Handbook of Applied Cryptography ,1996, 191-222 p. ( leia online ).
(pt) TK Moon , Codificação de Correção de Erro: Métodos Matemáticos e Algoritmos ,27 de junho de 2005( DOI 10.1002 / 0471739219.ch4 ) , p. 154-170, em particular o capítulo 4, "Códigos cíclicos, anéis e polinômios"
(en) E. Bresson , Stream Cryptography-Encryption ,2007, 1-53 p. ( leia online ).
(pt) Yuhua Chen , Contadores de registro de mudança de feedback linear (LFSR) ,2010( leia online ).

Artigos de pesquisa

(pt) W. Liang and Jing Long , " A criptographic algoritmo based on Linear Feedback Shift Register " , Computer Application and System Modeling (ICCASM), 2010 International Conference on ,22-24 de outubro de 2010( DOI 10.1109 / ICCASM.2010.5622523 )
(pt) Bernard Elspas , " The Theory of Autonomous Linear Sequential Networks " , Circuit Theory, IRE Transactions on ,Março de 1959, p. 45-60 ( ISSN 0096-2007 , DOI 10.1109 / TCT.1959.1086506 )
(pt) NP Cagigal e S. Bracho , " Determinação Algorítmica de feedback linear em um registro de deslocamento para geração de sequência binária pseudo-aleatória " , Circuitos e Sistemas Eletrônicos, Procedimentos IEE G ,Agosto de 1986, p. 191-194 ( ISSN 0143-7089 , DOI 10.1049 / ip-g-1.1986.0031 )
(en) Lauradoux , " From Hardware to Software Synthesis of Linear Feedback Shift Registers " , Parallel and Distributed Processing Symposium, 2007. IPDPS 2007. IEEE International ,26 a 30 de março de 2007, p. 1-8 ( DOI 10.1109 / IPDPS.2007.370643 )
(en) M. Scaffardi , G. Berrettin e AT Nguyen , " Optical linear feedback shift register " , Lasers and Electro-Optics Europe (CLEO EUROPE / EQEC), 2011 Conference on and 12th European Quantum Electronics Conference ,22 a 26 de maio de 2011, p. 1 ( ISBN 978-1-4577-0533-5 , DOI 10.1109 / CLEOE.2011.5942992 )
(pt) " Um registro de deslocamento de feedback linear de semente múltipla " , Computadores, transações IEEE ativadas ,Fevereiro de 1992, p. 250-252 ( ISSN 0018-9340 , DOI 10.1109 / 12.123404 )
(pt) " Projeto de registro de deslocamento de feedback linear usando códigos cíclicos " , Computadores, Transações IEEE ativadas ,Outubro de 1988, p. 1302-1306 ( ISSN 0018-9340 , DOI 10.1109 / 12.5994 )
(pt) " Autoteste interno determinístico usando vários registros de mudança de feedback linear para potência de teste e redução de volume de teste " , Computadores e Técnicas Digitais, IET ,julho de 2010, p. 317-324 ( ISSN 1751-8601 , DOI 10.1049 / iet-cdt.2009.0092 )
(pt) " Analysis of the Berlekamp-Massey Linear Feedback Shift-Register Synthesis Algorithm " , IBM Journal of Research and Development ,Maio de 1976, p. 204-212 ( ISSN 0018-8646 , DOI 10.1147 / rd.203.0204 )
(en) DG Maritsas , AC Arvillias e AC Bounas , " Phase-Shift Analysis of Linear Feedback Shift Register Structures Generating Pseudorandom Sequences " , Computers, IEEE Transactions on ,Julho de 1978, p. 660-669 ( ISSN 0018-9340 , DOI 10.1109 / TC.1978.1675166 )
(pt) Arvind M Patel , " A multicanal CRC register " , AFIPS '71 (Spring) Proceedings of the May 18-20, 1971, Spring Joint Computer Conference ,18 de maio de 1971, p. 11-14 ( DOI 10.1145 / 1478786.1478789 )
(pt) J. Lawrence Carter , " The theory of signature testing for VLSI " , STOC '82 Proceedings of the décimo quarto simpósio anual ACM on Theory of computing ,5 de maio de 1982, p. 66-76 ( DOI 10.1145 / 800070.802178 )
(pt) WB Jone e CA Papachristou , " Uma abordagem coordenada para particionamento e geração de padrão de teste para testes pseudoexautivos " , DAC '89 Proceedings of the 26th ACM / IEEE Design Automation Conference ,Junho de 1989, p. 525-534 ( DOI 10.1145 / 74382.74470 )
(pt) Salvatore Filippone , Paolo Santangelo e Marcello Vitaletti , “ Um gerador de números aleatórios vetorizados de registro de deslocamento de longo período ” , Supercomputing '90: Proceedings of the 1990 ACM / IEEE conference on Supercomputing ,Outubro de 1990, p. 676-684
(pt) Li-Ren Huang , Sy-Yen Kuo e Ing-Yi Chen , " A Gauss-elimination based PRPG for combinational circuits " , EDTC '95 Proceedings of the 1995 European conference on Design and Test ,6 de março de 1995, p. 212
(pt) Laurence Goodby e Alex Orailoğlu , " Resistência de teste de padrão pseudoaleatório em caminhos de dados DSP de alto desempenho " , DAC '96 Proceedings of the 33rd Annual Design Automation ,Junho de 1996, p. 813-818 ( DOI 10.1145 / 240518.240671 )
(pt) DV Sarwate , " Correlação quadrada média de sequências de registro de deslocamento " , Comunicações, Radar e Processamento de Sinal, Procedimentos IEE F ,Abril de 1984, p. 101-106 ( ISSN 0143-7070 , DOI 10.1049 / ip-f-1: 19840018 )
(pt) Ahmad Zawawi , Bin Seman Kamaruzzaman e Nurzi Juana Mohd Zaizi , " Randomness analysis on grain - 128 stream cipher " , International Conference on Mathematical Sciences and Statistics 2013 ,5 a 7 de fevereiro de 2013( DOI 10.1063 / 1.4823866 )
(pt) A. Ahmad , Sameer Al-Busaidi e Ahmed Al-Naamany , " Measurement technologies of lfsr sequence " , Proceedings of ISWSN'03 ,Março de 2003( leia online ).
(pt) M. Goresky e AM Klapper , " Fibonacci and Galois representations of feedback-with-carry shift registers " , Teoria da Informação, IEEE Transactions on ,Novembro de 2002, p. 2826-2836 ( ISSN 0018-9448 , DOI 10.1109 / TIT.2002.804048 )
(en) JL Massey , " Shift-Register Syntheses and BCH Decoding " , Information Theory, IEEE Transactions on ,janeiro de 1969, p. 122-127 ( ISSN 0018-9448 , DOI 10.1109 / TIT.1969.1054260 )
Anne Canteaut , Attacks on low-order cryptosystems and construction of t-resilient functions ,10 de outubro de 1996, 147-167 p. ( leia online )
(pt) PH Bardell e WH McAnney , " Pseudorandom Arrays for Built-In Tests " , Computers, IEEE Transactions on ,Julho de 1986, p. 653-658 ( ISSN 0018-9340 , DOI 10.1109 / TC.1986.1676810 )
(pt) Dai Zongduo e Wan Zhexian , " Uma relação entre o Berlekamp-Massey e os algoritmos euclidianos para síntese de registro de deslocamento de feedback linear " , Acta Mathematica Sinica ,1 r março 1988, p. 55-63 ( ISSN 1439-8516 , DOI 10.1007 / BF02560313 )
(en) Nadia Ben Atti , Gema M. Diaz - Toca e Henri Lombardi , " The Berlekamp-Massey Algorithm revisited " , Aplicable Algebra in Engineering, Communication and Computing ,Abril de 2006, p. 75-82 ( ISSN 0938-1279 , DOI 10.1007 / s00200-005-0190-z )
(pt) SB Gashkov e IB Gashkov , " Berlekamp - Massey Algorithm, Continued Fractions, Pade Approximations, and Orthogonal Polynomials " , Mathematical Notes ,2006, p. 41-54 ( ISSN 0001-4346 , DOI 10.1007 / s11006-006-0004-z )
(pt) Antoine Joux e Pascal Delaunay , " Galois LFSR, Embedded Devices and Side Channel Weaknesses " , Progress in Cryptology - INDOCRYPT 2006 ,2006, p. 436-451 ( ISSN 0302-9743 , DOI 10.1007 / 11941378_31 )
Abdelaziz Marjane , Vector Design of Feedback Register with Holdback on Finite Fields ,8 de julho de 2011( leia online ).
(pt) JA Reeds e JA Sloane , " Shift Register Synthesis (Módulo m) " , SIAM Journal on Computing ,Agosto de 1985, p. 505-513 ( ISSN 0097-5397 , DOI 10.1137 / 0214038 )
(pt) TN Rajashekhara , " Analisadores de assinatura em circuitos de autoteste integrados: uma perspectiva " , Conferência Técnica de Nível Sul ,25 de abril de 1990, p. 275-281 ( DOI 10.1109 / STIER.1990.324654 )
(en) M. Koutsoupia , E. Kalligeros e X. Kavousianos , " compressão de dados de teste baseada em LFSR com sementes autodestrutíveis " , Design, Automation & Test in Europe Conference & Exhibition ,20 a 24 de abril de 2009, p. 1482-1487 ( ISSN 1530-1591 , DOI 10.1109 / DATA.2009.5090897 )
(pt) A. Ajane , PM Furth e EE Johnson , " Comparison of binary and LFSR counters andfficient LFSR decoding algorithm " , Circuits and Systems (MWSCAS), 2011 IEEE 54th International Midwest Symposium on ,10/07/2013 agosto de 2011, p. 1548-3746 ( ISSN 1548-3746 , DOI 10.1109 / MWSCAS.2011.6026392 )
(pt) H Rizk , C Papachristou e F Wolff , “ Projetando programas de autoteste para núcleos DSP incorporados ” , Conferência e Exposição de Design, Automação e Teste na Europa, 2004. Anais ,16 a 20 de fevereiro de 2004, p. 816-821 ( ISSN 1530-1591 , DOI 10,1109 / DATE.2004.1268982 )
(pt) T. Jamil e A. Ahmad , " Uma investigação sobre a aplicação de registros de mudança de feedback linear para esteganografia " , SoutheastCon, 2002. Proceedings IEEE ,5 de junho de 2002, p. 239-244 ( DOI 10.1109 / .2002.995594 )
(pt) JE Meggitt , " Códigos de correção de erros e sua implementação para sistemas de transmissão de dados " , Teoria da Informação, Transações IRE em ,Outubro de 1961, p. 234-244 ( ISSN 0096-1000 , DOI 10.1109 / TIT.1961.1057659 )
(en) R. David , " Testing by Feedback Shift Register " , Computers, IEEE Transactions on ,Julho de 1980, p. 668-673 ( ISSN 0018-9340 , DOI 10.1109 / TC.1980.1675641 )
(en) W. Daehn e J. Mucha , " Uma abordagem de hardware para autoteste de grandes matrizes lógicas programáveis " , Circuits and Systems, IEEE Transactions on ,Novembro de 1981, p. 1033-1037 ( ISSN 0098-4094 , DOI 10.1109 / TCS.1981.1084933 )
(pt) S. Pupolin e Carlo Tomasi , “ Moments of the Weights of Pseudo-Noise Subsequences ” , Military Communications Conference - Progress in Spread Spectrum Communications, 1982. MILCOM 1982. IEEE ,17 a 20 de outubro de 1982, p. 15,3-1-15,3-4 ( DOI 10.1109 / MILCOM.1982.4805920 )
(pt) T. Siegenthaler , “ Decrypting a Class of Stream Ciphers using Ciphertext Only ” , Computers, IEEE Transactions on ,Janeiro de 1985, p. 81-85 ( ISSN 0018-9340 , DOI 10.1109 / TC.1985.1676518 )
(pt) EJ McCluskey , " Built-In Self-Test Techniques " , Design & Test of Computers, IEEE ,Abril de 1985, p. 21-28 ( ISSN 0740-7475 , DOI 10.1109 / MDT.1985.294856 )
(pt) WG Chambers , " Clock-driven shift registers in binary sequence generators " , Computers and Digital Techniques, IEE Proceedings E ,janeiro de 1988, p. 17-24 ( ISSN 0143-7062 )
(en) S. Sastry e M. Breuer , “ Detectability of CMOS stick-open faults using random and pseudo-random test sequences ” , Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on ,Setembro de 1988, p. 933-946 ( ISSN 0278-0070 , DOI 10.1109 / 43.7792 )
(pt) A. Ahmad , N. Nanda e K. Garg , “ O uso de polinômios característicos irredutíveis em um teste de circuitos digitais baseado em LFSR ” , TENCON '89. Quarta Conferência Internacional IEEE Região 10 ,22-24 de novembro de 1989, p. 494-496 ( DOI 10.1109 / TENCON.1989.176866 )
(pt) “ Uma implementação do Noise Shift Register ” .
(en) R. Sundararaman , " Stego System on chip com LFSR based Information Hidin Approach " , International Journal of computer Application (0975-8887) ,março de 2011( leia online ).

: documento usado como fonte para este artigo.

links externos

O feedback linear é registrado em www.apprendre-en-ligne.net
(pt) Codificação VHDL simples para Galois e Fibonacci LFSR.
Registros de mudança de feedback linear do LFSR em www.picsi.org
Geradores lineares congruenciais em http://rng.free.fr